実装技術12月号2012年特別編集版 page 21/42

このページは 実装技術12月号2012年特別編集版 の電子ブックに掲載されている21ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「電子ブックを開く」をクリックすると今すぐ対象ページへ移動します。

概要：
193次元実装の最新動向を探る　 『2011 年度版日本実装技術ロードマップ』によれば、「21世紀は、より高度な情報通信ネットワークの構築が進展し、電子機器においても益々高性能化するとともに、小型化・軽量化が進....

193次元実装の最新動向を探る　 『2011 年度版日本実装技術ロードマップ』によれば、「21世紀は、より高度な情報通信ネットワークの構築が進展し、電子機器においても益々高性能化するとともに、小型化・軽量化が進む。実装技術においても狭ピッチ化による高密度化が進むが、さらに三次元実装や複合実装が推進されていく。三次元化としてはNANDフラッシュメモリの大容量化へのニーズが高く、9チップ積層のデバイスが量産され、17チップ積層デバイスが試作評価されている。ウェハの極薄型化、特に極薄ウェハのハンドリングが課題である。また、極薄チップの抗折強度が低くなるため、パッケージの低応力構造化も必要になる。さらなる多チップ積層に関しては、TSV 技術が実用される。高速化のために、システムLSIやマイコンへのTSV技術の応用も期待される。Siチップへはの貫通孔の形成技術と電極埋め込み技術の低コスト化が実用化に立ちはだかっている。また、高密度実装化のためには、インターTSVによる3次元実装の動向長野実装フォーラム ／ 傳田　精一3次元半導体の技術及び業界動向（株）ザイキューブポーザへの部品内蔵化が進展する。既にLSIチップを内蔵したSiP製品が量産化されているが、さらに広く展開され、基板メーカー、部品メーカーと半導体メーカーの境界がオーバーラップしていく。小型化や高速化に対応しては、シリコンインターポーザも広く使われるだろう。高密度化にともなう放熱がデバイス性能を制約するようになり。その制約を破るためにパッケージではジャンクションからケース表面までのθjcを下げる努力がなされている。しかし、最終的にはシステム全体での放熱設計がデバイスの性能を決める」としています。　今日の実装業界にあって、3 次元実装の現状と今後の展望はどうなのか。本特集ではその両面に言及した論文をご紹介します。　　　　　　　　　　　参　考　文　献一般社団法人 電子情報技術産業協会発行：2011 年度版日本実装技術ロードマップ（2011）