実装技術4月号2013年特別編集版 page 40/50

このページは 実装技術4月号2013年特別編集版 の電子ブックに掲載されている40ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「電子ブックを開く」をクリックすると今すぐ対象ページへ移動します。

概要：
54　このため、これまでのモバイル用メモリ規格であるLPDDR規格やLPDDR2規格では一般的なコントローラICとメモリを基板上に実装する規格のほか、コントローラICの上にメモリICを実装するためのPoP（Package onPackag....

54　このため、これまでのモバイル用メモリ規格であるLPDDR規格やLPDDR2規格では一般的なコントローラICとメモリを基板上に実装する規格のほか、コントローラICの上にメモリICを実装するためのPoP（Package onPackage）実装が規格化されていました（図19）。このWide I/Oメモリ規格では、PoP実装ではなく、コントローラチップの上に直接メモリチップを実装するチップの3D実装が規格化されています（図20）。　ただ、2012 年時点では、コントローラチップとメモリチップをTSVを使って、3D実装をした製品をすぐに量産化することは困難だとは、全員が理解していました。　実際、この規格では、ほかのメモリ規格で定められている信号の電気特性については基本的なことしか決定していませんでした。　これは、パッドのピッチや形状、数など3 次元実装するための機械的規格を定めて、コントローラやメモリの3 次元実装への開発をしやすくし、開発をスピードアップする目的が大きい規格です。　実際、モバイル用メモリとしては、Wide I/O 規格より遅れて、昨年5月に規格が規定された、LVDDR3 規格のメモリは昨年9 月から、すでに製品化されています（図21）。　LVDDR3 規格はLVDDR2 規格と同じ、PoP実装か基板上の平面実装を使った、LPDDR2 規格の高速版です。　一方、Wide I/O 規格が定まった昨年は3D実装の熱検討などや、信号試験などTSVの製品化へ向けての発表が、Wide I/O 規格でのパッドレイアウトで多く発表されるようになりました。また、2015 年には本格的なWide I/Oメモリ規格としてWide I/O 2 規格が発表されるといわれています。　現在のWide I/O 規格は、クロックの周波数に対してデータの最大周波数は半分となる、SDR（Single Data Rate）の規格です。当然、同じようにロック周波数に対して、SDRはDDRに比べて半分のデータ転送速度にしかなりません。これがWide I/O 規格では現在一般に使われているDDR (Double DataRate) 規格になります。本格的な製品版規格のWide I/O 2 規格です。　JEDEC の規格スケジュールを見ても2015年というのがやはりTSVを使った3D実装の製品化が現実味を帯びてきます。　TSVを使った3D 実装実用化までに、これからの1 年しかないことになります。このため、最近の発表は実用化を見据えたものが多くなっています。　本連載で今後、そのいくつかを紹介します。図19　PoP（Package on Package）実装■マエダ　シンイチKEI Systems、(株)日本サーキット。日米で、高速システムの開発/解析コンサルティングを手がける。前田真一の最新実装技術 あれこれ塾図20　Wide I/Oメモリのパッド配置図21　LPDDR3メモリ（Samsung 社　http://japan.samsung.com/newssamsungelectronicsnews/2012/2gb-lpddr3）