実装技術7月号2012年特別編集版 page 22/38

このページは 実装技術7月号2012年特別編集版 の電子ブックに掲載されている22ページの概要です。
秒後に電子ブックの対象ページへ移動します。
「電子ブックを開く」をクリックすると今すぐ対象ページへ移動します。

概要：
24号速度を使うことで高い伝送レートを実現している（図3）。GHz を超える早い信号伝送のために、信号成分の一部をあらかじめ強調して送るイコライジングなど、パラレルバスではなかった技術が導入されており、従来....

24号速度を使うことで高い伝送レートを実現している（図3）。GHz を超える早い信号伝送のために、信号成分の一部をあらかじめ強調して送るイコライジングなど、パラレルバスではなかった技術が導入されており、従来のSIシミュレーションでは到底対応できなくなっている。　ここまで高速になってくると、1つのビットは受信側のデバイスにとっては1つのビットだけの問題ではすまなくなり、ビット列が101 と001 とでは、立ち上がり／立ち下がり時間が変わってくると行ったことが発生する。このようなシンボルに起因する変動をISI ジッタと呼ぶ。　このように、SerDes では、何周期かの信号をシミュレーションしてその妥当性を議論していた従来のSI 解析とは違う技術が必要になってくる。SATAでは、10－12 以下のエラーレットを要求しているが、このように非常に高い信頼性を確認するには、数千万ビットといった途方もない長さのSI 解析をする必要がある。ただ、このような長いビット列を従来のSI解析でシミュレーションしようとすると、地質学的な年代が必要になり、まったく現実的ではない。そのために出てきた技術がHyperLynx に搭載されているFastEyeという技術である。この技術では、伝送チャネルの特性をまず解析し、そこからもっとも伝送品質設計・解析・シミュレーション4設計品質向上のためのシミュレーション導入手法メンター・グラフィックス・ジャパン（株）に影響のあるビット列を生成し、それを詳細解析して対策を行うことが可能である。これにより、SerDesの品質確保が可能になる（図4）。　GHz オーダーの信号になると、ビアホールでの信号の乱れや損失も無視できなくなる。ビアホールは、特性インピーダンスが乱れるポイントになるが、影響を軽減するために、ビアホールの周りにリターンビアを配置することがある。こうした複数のビアを一つ（正確には1 組）の伝送チャネルとしてモデリングし、SI 解析をする必要がある。HyperLynx では、3 次元の電磁界解析エンジンを内蔵し、このような複雑なビア構造をS パラメータとしてSI モデルに反映させることが可能である。　　　PI（パワー・インテグリティ）　PI 解析は、SI 解析よりもずっと後に問題となってきたものである。昔から電源系の設計には特別のノウハウがあったが、電源系のシミュレーションによる解析はSI解析よりもずっと問題が複雑で、コンピュータ資源も非常に多く必要とするため、電源系の設計は長い間職人芸的なところがあった。ところが、高速のパラレルバス（DDRなど）が一般的に使われるようになると、その時に発生する同時スイッチングノイズが問題となり、また、低電圧化と大電流化によりデカップリング設計が大きな設計テーマとして上がってきた。　電源系は、AC の問題とDCの問題の2 種類に分かれる。DC は、IC の消費電力の増加と低電圧化に伴う電流密度の増加が近年問題を大きくしている主因である。BGAを配置すると、特に貫通ビアを使った場合には、直下のプレーンがスイスチーズ状になり、電圧降下が許容値以上に増える可能性がある。ビアホールは、必要な電流を流図3　バス規格の高速化のトレンドすために複数使いをする必